IMPLEMENTAÇÃO E SIMULAÇÃO DE UMA UNIDADE LÓGICA E ARITMÉTICA DE 16 BITS COM AS OPERAÇÕES DE MULTIPLICAÇÃO, DESLOCAMENTO E ROTAÇÃO DE BITS EM VHDL - FERREIRA DE OLIVEIRA, ANDRESSA; DE OLIVEIRA, ELIAN MIGUEL; HEMERLY GAZZANI, MAURO; LOPES SILVA, KÁTIA (Intercursos, 2021)
Este trabalho apresenta a implementação em VHDL de uma ULA(Unidade Lógica e Aritmética) de 16 bits com as 11 operações lógicas e aritméticas, além das operações de multiplicação, deslocamento e rotação de bits. Os resultados das simulações de casos de testes foram gerados utilizando test benches específicas da linguagem VHDL. O modelo da ULA foi projetado possibilitando que o módulo possa ser utilizado como componente para o projeto de ULA 16, 32, 64 bits ou mais. Os resultados da simulação comprovam que este projeto foi executado com sucesso conforme o esperado.