FERREIRA DE OLIVEIRA A, DE OLIVEIRA EM, HEMERLY GAZZANI M, LOPES SILVA K. IMPLEMENTAÇÃO E SIMULAÇÃO DE UMA UNIDADE LÓGICA E ARITMÉTICA DE 16 BITS COM AS OPERAÇÕES DE MULTIPLICAÇÃO, DESLOCAMENTO E ROTAÇÃO DE BITS EM VHDL. IRC [Internet]. 13º de dezembro de 2021 [citado 5º de agosto de 2026];20(1). Disponível em: https://revista.uemg.br/intercursosrevistacientifica/article/view/6321