IMPLEMENTAÇÃO E SIMULAÇÃO DE UMA UNIDADE LÓGICA E ARITMÉTICA DE 16 BITS COM AS OPERAÇÕES DE MULTIPLICAÇÃO, DESLOCAMENTO E ROTAÇÃO DE BITS EM VHDL

Autores

  • ANDRESSA FERREIRA DE OLIVEIRA
  • ELIAN MIGUEL DE OLIVEIRA
  • MAURO HEMERLY GAZZANI
  • KÁTIA LOPES SILVA

Palavras-chave:

ULA; LDH;Bancada de Teste

Resumo

Este trabalho apresenta a implementação em VHDL de uma ULA(Unidade Lógica e Aritmética) de 16 bits com as 11 operações lógicas e aritméticas, além das operações de multiplicação, deslocamento e rotação de bits. Os resultados das simulações de casos de testes foram gerados utilizando test benches específicas da linguagem VHDL.   O modelo da ULA foi projetado possibilitando que o módulo possa ser utilizado como componente para o projeto de ULA 16, 32, 64 bits ou mais. Os resultados da simulação comprovam que este projeto foi executado com sucesso conforme o esperado.

Referências

EDA Playground. Disponível em <https://edaplayground.com/>. Acesso em: 27 de ago. de 2021.

OLIVEIRA, A. F.; OLIVEIRA, E. M.Implementação de uma unidade lógica e aritmética de 16 bits com as operações de multiplicação, deslocamento e rotação de bits em VHDL. 2021. Monografia (Bacharelado em Engenharia Elétrica), Universidade do Estado de Minas Gerais – UEMG, Campus Ituiutaba, 2021.

PEDRONI, Volnei A. Circuit design and simulation with VHDL. 2nd ed. Cambridge: MIT Press, 2010.

Publicado

13/12/2021

Como Citar

FERREIRA DE OLIVEIRA, A. . ., DE OLIVEIRA, E. M. ., HEMERLY GAZZANI, M. ., & LOPES SILVA, K. . (2021). IMPLEMENTAÇÃO E SIMULAÇÃO DE UMA UNIDADE LÓGICA E ARITMÉTICA DE 16 BITS COM AS OPERAÇÕES DE MULTIPLICAÇÃO, DESLOCAMENTO E ROTAÇÃO DE BITS EM VHDL. Intercursos Revista Científica, 20(1). Recuperado de https://revista.uemg.br/index.php/intercursosrevistacientifica/article/view/6321